|
Sory, this contents |
| is Japanese only |
|
半導体素子の設計最適化
| 概要 |
|
実験計画法に基づく応答曲面法を用いて、半導体素子の設計を最適化。
現行に比べ、発生応力を 50% 低減できる解析結果を得た。
詳細は、ANSYS Conference in Japan '99 にて講演。最適化ツールを開発中。 |
 |
|
|
| 効果 |
|
従来実験に頼っていた評価プロセスを数値解析化、更に最適化手法の導入により、設計期間を約1年から約2ヶ月へと大幅に短縮。
構築されたシミュレーションプロセスは、他機種への展開、新製品開発時に期待大!
|
Copyright(C) NEC Soft, Ltd. 2000-2006 |
|